(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2778396号

(45)発行日 平成10年(1998) 7月23日

(24)登録日 平成10年(1998)5月8日

(51) Int.Cl.6

H04J 13/00

識別記号

FI

H 0 4 J 13/00

Α

請求項の数9(全38頁)

(21)出願番号

特願平5-5848

(22)出顧日

平成5年(1993)1月18日

(65)公開番号

特開平6-77931

(43)公開日

平成6年(1994)3月18日

審查請求日

平成9年(1997)1月9日

(31)優先権主張番号

特願平4-196258

(32)優先日

平4 (1992) 6 月29日

(33)優先権主張国

日本(JP)

(73)特許権者 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 村井 英志

鎌倉市大船五丁目1番1号 三菱電機株

式会社 通信システム研究所内

(74)代理人

弁理士 宮田 金雄 (外2名)

審査官 石井 研一

(56)参考文献

特期 平3-226037 (JP, A)

特開 平5-227125 (JP, A)

特表 平6-501349 (JP, A)

(58)調査した分野(Int Cl.⁶ , DB名)

H04J 13/00

(54) 【発明の名称】 スペクトル拡散信号の受信機

1

(57) 【特許請求の範囲】

【請求項1】 同期検波された複素受信信号と拡散符号とを乗積し加算する複数の相関処理器と、

上記複数の相関処理器の入力側または出力側に設けて上記複数の相関処理器の入力を与えるタイミングまたは上記複数の相関処理器の出力を次段に与えるタイミングを調整して、上記複数の相関処理器出力をそれぞれ異なるタイミングで出力するタイミング調整手段と、

上記異なるタイミングで出力される相関処理器出力群を 順次選択出力するゲート回路と、

上記ゲート回路から順次出力される相関処理器出力のウ オルッシュ関数を解き相関値強度として出力する高速変 換器とで構成されるサーチ処理手段、

を有するサーチャーレシーバを備えたことを特徴とする ウオルッシュ関数等の直交符号を用いたスペクトル拡散 2

信号の受信機。

【請求項2】 同期検波された複素受信信号と拡散符号とを乗積し加算する複数の相関処理器と、

上記複数の相関処理器の入力側または出力側に設けて上記複数の相関処理器の入力を与えるタイミングまたは上記複数の相関処理器の出力を次段に与えるタイミングを調整して、上記複数の相関処理器出力をそれぞれ異なるタイミングで出力するタイミング調整手段と、

上記異なるタイミングで出力される相関処理器出力群を 10 順次選択出力するゲート回路と、

上記ゲート回路から順次出力される相関処理器出力のウ オルッシュ関数を解き相関値強度として出力する高速変 換器とで構成されるサーチ処理手段、及び、

判定結果が与えられるまでの間上記サーチ処理手段出力 を遅延させる遅延回路と、

サーチャーレシーバ外部からの判定帰還信号により上記 遅延回路出力の中から特定のウオルッシュ関数の相関値 強度を選択するセレクタと、

上記セレクタで選択された相関値強度を巡回加算する巡 回加算部と、

を有するサーチャーレシーバを備えたことを特徴とする ウオルッシュ関数等の直交符号を用いたスペクトル拡散 信号の受信機。

【請求項3】 送信シンボルを判定して判定帰還信号を 生成する送信シンボル判定手段、及び、

同期検波された複素受信信号と、所定の正位相差及び負 位相差の拡散符号とを乗積し加算する複数のタイミング 用相関処理器と、

上記複数のタイミング用相関処理器出力のウオルッシュ 関数を解き相関値強度として出力するタイミング用高速 変換器と、

以下のいずれかの要素

(1) 上記タイミング用高速変換器の出力を所要時間遅延させ上記判定帰還信号で選択する遅延・選択回路と、上記遅延・選択回路で選択された相関値強度により、上記タイミング用相関処理器への入力の受信信号に対する拡散符号の供給タイミングを制御するタイミング制御信号を得るローパスフィルタ、

(2) 上記タイミング用高速変換器出力の中から上記判定帰還信号により特定のウオルッシュ関数に対応した相関値強度を選択するゲート回路と、上記ゲート回路で選択された相関値強度を所定の時間遅延して選択する遅延・選択回路と、上記遅延・選択回路で選択された相関値強度により上記タイミング用相関処理器への入力の受信信号に対する拡散符号の供給タイミングを制御するタイミング制御信号を得るローパスフィルタ、

で構成されるディジタルレシーバ、

を備えたことを特徴とするウオルッシュ関数等の直交符 号を用いたスペクトル拡散信号の受信機。

【請求項4】 送信シンボルを判定して判定帰還信号を 生成する送信シンボル判定手段、及び、

同期検波された複素受信信号と、所定の拡散符号とを乗 積し加算する相関処理器と、

上記相関処理器出力のウオルッシュ関数を解き相関値強 度として出力する高速変換器と、

同期検波された複素受信信号と、所定の正位相差及び負 位相差の拡散符号とを乗積し加算する複数のタイミング 用相関処理器と、

上記複数のタイミング用相関処理器出力を適当な時間遅延させる遅延回路と、

上記送信シンボル判定手段出力の判定帰還信号より特定 のウオルッシュ関数を生成するウオルッシュ関数発生器 と、

上記複数のタイミング用相関処理器出力と上記ウオルッシュ関数発生器から与えられるウオルッシュ関数との相

関をとる複数の相関手段と、

で構成され、上記複数の相関手段出力を用いて上記拡散 符号の供給タイミングを制御するようにしたディジタル レシーバ、

を備えたことを特徴とするウオルッシュ関数等の直交符 号を用いたスペクトル拡散信号の受信機。

【請求項5】 複素入力信号と拡散符号との相関をとり 更に相関信号の送信候補シンボルを解くサーチャーレシ ーバ、及び、

10 複素入力信号と所定の正位相差及び負位相差の拡散符号 との相関をとり更に特定の送信候補シンボルを選び、上 記選ばれた送信候補シンボルによりタイミングを設定す るディジタルレシーバ相当に含まれるタイミング設定手 段及び、

上記サーチャーレシーバ出力で定まるデータ復調タイミングでの相関値強度と、上記タイミング設定手段出力の 選択後の送信候補シンホルの相関値強度とを乗算する乗 算回路と、

上記乗算回路出力を合成タイミング毎に加算した値の送 20 信候補シンボルの相関値の中から最大値を判定し、該最 大値と判定された特定の送信候補シンボルを上記タイミ ング設定手段及びサーチャーレシーバへの判定帰還信号 をも出力する最大値判定回路と、

で構成されるウオルッシュシンボル番号選択手段、とを 備えたことを特徴とするウオルッシュ関数等の直交符号 を用いたスペクトル拡散信号の受信機。

【請求項6】 複素受信信号と拡散符号を乗積し定められた組合せで加算して直交2成分の出力を得る複数の相関処理器と、

30 上記複数の相関処理器の入力側または出力側に設けて上記相関処理器の入力タイミングまたは出力タイミングを調整するか、または上記複数の相関処理器に入力されるPN符号のタイミングを調整するタイミング調整手段と、

上記タイミング調整された複数の相関処理器出力を順次 選択して出力するゲート回路と、

上記ゲート回路から順次出力される相関処理器の直交2 成分それぞれについてウオルッシュ関数を解く複数の高 速変換器と、

40 上記複数の高速変換器出力から相関値強度を求める相関値強度計算手段とで構成されるサーチ処理手段、

を有するサーチャレシーバを備えたことを特徴とするウオルッシュ関数等の直交符号を用いたスペクトル拡散信号の受信機。

【請求項7】 <u>送信シンボルを判定して判定帰還信号を</u> 生成する送信シンボル判定手段を備え、

サーチ処理手段は、上記生成された判定帰還信号によ

り、送信候補シンボルの相関値強度の中から特定のウオ ルッシュ関数の相関値強度を選択するセレクタとで構成 される判定帰還型サーチ処理手段としたサーチャレシー

4

5

バを備えたことを特徴とする請求項 6 記載のスペクトル 拡散信号の受信機。

【請求項8】 送信シンボルを判定して判定帰還信号を 生成する送信シンボル判定手段、及び、

複素受信信号と所定の拡散符号を乗積し定められた組合 せで加算して直交2成分の出力を得る相関処理器と、

上記相関処理器出力から直交2成分のウオルッシュ関数 との相関を解く高速変換器と、

上記高速変換器出力の相関値強度を計算する相関値強度 計算回路と、

複素受信信号と所定の拡散符号を乗積し定められた組合 せで加算して直交2成分の出力を得る複数のタイミング 用相関処理器と、

上記複数のタイミング用相関処理器出力を遅延させる遅 延手段と、

上記遅延手段からの出力、または必要に応じて時分割用 ゲート回路を経由した出力と、ウオルッシュ関数との相 関を解くタイミング用高速変換器と、

上記タイミング用高速変換器で解かれた相関のうち上記 判定帰還信号で選択されたウオルッシュ関数の相関値強 度を計算する相関値強度計算回路と、

上記計算された相関値強度の出力差を平均化して上記拡 散符号の供給タイミングを制御するループフィルタ、

とで構成されるディジタルレシーバ、

を備えたことを特徴とするウオルッシュ関数等の直交符 号を用いたスペクトル拡散信号の受信機。

【請求項9】 送信シンボルを判定して判定帰還信号を 生成する送信シンボル判定手段、及び、

同期検波された複素受信信号と、所定の拡散符号とを乗 積し加算する相関処理器と、

上記相関処理器出力のウオルッシュ関数を解き相関値強 度として出力する高速変換器と、

複素受信信号と所定の拡散符号を乗積し定められた組合 せで加算して直交2成分の出力を得る複数のタイミング 用相関処理器と、

上記複数のタイミング用相関処理器出力を遅延させる遅 延手段と、

上記判定帰還信号により特定のウオルッシュ関数を生成 するウオルッシュ関数発生手段と、

上記複数の遅延手段出力と上記ウオルッシュ関数発生手 段により与えられるウオルッシュ関数との相関を直交2 成分について得る複数の相関手段と、

上記複数の相関手段出力から相関強度をそれぞれ計算する複数の相関値強度計算手段と、で構成され、

上記相関値強度計算手段出力を用いて上記拡散符号の供給タイミングを制御するようにしたディジタルレシー バ

を備えたことを特徴とするウオルッシュ関数等の直交符号を用いたスペクトル拡散信号の受信機。

【発明の詳細な説明】

6

[0001]

【産業上の利用分野】この発明は、符号分割多元接続方式による移動体通信システムの受信機に関するものである。

[0002]

【従来の技術】近年の電子通信技術の進歩に伴い、自動車電話、携帯電話等の移動体通信が広く普及してきている。そして、この移動体通信の分野においても、ディジタル通信が検討され、各種通信方式が検討されている。このような方式の1つにCDMA(符号分割多元接続)

このような方式の1つにCDMA (符号分割多元接続) 方式があり、時間と周波数の共有が可能であること、秘 話性に優れていること、周波数選択性フェージングに対 する耐性が強いこと等から特に注目を集めている。

【0003】このCDMA方式(特に、直接拡散スペクトル拡散:DS/SSを用いるCDMA方式)では、通常の無線通信を行う変復調器の他に、PN符号等を用いて、スペクトル拡散を行う、スペクトル拡散手段、ならびに、スペクトル拡散した信号を元の帯域にもどす逆拡散を行うための逆拡散手段が必要である。

【0004】さらに、例えば、移動機からセルサイト (基地局)へのデータ通信には、PN符号等の拡散符号 の他に、複数の送信データに対応した例えばウオルッシュ関数等の直交信号系を送信することにより効率的な情報伝送を行う場合がある。そのような場合、セルサイトにおいてはデータの復調に際し、PN符号の逆拡散の他に全送信候補シンボルに対応するウオルッシュ関数についてそれぞれ相関値を求め、その中から最大の相関値を与えるウオルッシュ関数を判定することにより送信データを復調するような操作が必要となる。

30 【0005】図21は例えば米国特許US510345 9に示された、前述したスペクトル拡散信号の送受信機 の従来の構成例を示したものであり、図22は同じく米 国特許US5103459に示された図21のアナログ レシーバ、ディジタルデータレシーバのより詳細な構成 例を示したものである。以下、従来システムの受信機に ついて、図を用いて説明する。

【0006】図21はセルサイト機器の実施例のブロック図を示している。セルサイトにおいては、それぞれ分離したアンテナとアナログレシーバを有する2つのレシ 40 ーバシステムがスペースダイバーシチ受信のために使用される。各々のレシーバシステムにおいて信号はダイバーシチ合成プロセスに到達するまでの間は独立に処理される。破線で囲まれたエレメントはセルサイトと1つの移動機ユニット間の通信に対応するエレメントに対応している。アナログレシーバの出力は、他の移動機ユニットとの通信を行うための他のエレメントにも供給される。図21において、第1のレシーバシステムはアンテナ60、アナログレシーバ64、サーチャーレシーバ68、ディジタルデータレシーバ69から構成されてい

50 る。第1のレシーバシステムはオプショナルのディジタ

ルデータレシーバ70も有している。第2のレシーバシステムは、アンテナ61、アナログレシーバ65、サーチャーレシーバ71、ディジタルデータレシーバ72から構成されている。

【0007】セルサイトはまた、セルサイトコントロールプロセッサ74も有している。コントロールプロセッサ74はデータレシーバ69、70、72をサーチャーレシーバ68、71とともに結合している。コントロールプロセッサ74は、信号処理、タイミング信号生成、ハンドオフのコントロール、ダイバーシチ、システムコントロールプロセッサとのインターフェース、ウオルッシュ系列の割当等の機能を有する。

【0008】2つのレシーバシステムはデータレシーバ69、70、72と接続され、ダイバーシチコンバイナ&デコーダ回路73に入力される。ディジタルリンク75もコントロールプロセッサ74、セルサイト送信変調器77、MTSOディジタルスイッチと接続されている。ディジタルリンク75は、変調器77と回路73によって、コントロールプロセッサ74の制御のもとに、MTSOとの間の通信に利用される。

【0009】移動機コニット送信信号は直接拡散のスペクトル拡散信号で、例えば1.2288MHz等の、予め定められたクロック速度で、PN系列を送信シンボルに乗積することにより、拡散変調される。このクロック速度はベースバンドデータ速度の整数倍となるように定められている。

【0010】アンテナ60で受信された信号はアナログレシーバ64に供給される。アナログレシーバの詳細は図22に示されている。

【0011】アンテナ60で受信された信号はダウンコンバーター541に供給される。ダウンコンバーター541はRF増幅器542とミキサー543から構成されている。受信された信号はRF増幅器への入力として供給され、ここで、受信信号は増幅された後、ミキサー543への入力となる。ミキサー543には、周波数シンセサイザ544の出力も入力として供給される。増幅されたRF信号はミキサー543において、周波数シンセサイザ544の出力信号と混合されることにより、1F周波数に変換される。

 8

ーチャーレシーバの一部と考えることもできる。 A/D 変換器出力のディジタル化された I F信号はデータレシーバ69、オプショナルレシーバ70、サーチャーレシーバ68へ供給される。以下にアナログレシーバ64からの出力と I (同相軸)、Q (直交軸)チャネル信号について述べる。図22では A/D変換器 547は単一のデバイスとして示されているが、チャネル分割が A/D 変換に先だってなされ、2つの分離した A/D変換器によってディジタル化された I、Qチャネルの I F信号を10 供給するものと考え、以後は2つの I、Qチャネル信号について取り扱うものとする。RF-IF-ベースバンドへの周波数変換(ダウン変換)ならびに I、Qチャネル信号の A/D変換は当業者には良く知られている技術である。

【0013】サーチャーレシーバ68はセルサイトにおいて、付加ディジタルデータレシーバ69ならびに使用されるときは、ディジタルデータレシーバ70が最強の時間領域の信号をトラッキング(追尾)し処理を行うことができるように、受信信号に対する時間領域をスキャンする。サーチャーレシーバ68が与えるスキャン結果によりセルサイトコントロールプロセッサ74は、ディジタルレシーバ69、70に好ましい受信信号を選択して処理するようコントロール信号を与える。

【0014】セルサイトデータレシーバとサーチャーレシーバにおけるこの処理は、移動機ユニットにおける同様なエレメントによってなされる信号処理とはいくつかの相違点がある。インバウンド、即ち、リバース(移動機・セルサイト)リンクにおいては、移動機ユニットはパイロット信号を送信しないため、セルサイトにおいての期検波の参照信号を利用することができない。リバースリンクでは64進直交信号を用いた非同期の変復調構成が用いられる。

【0015】64進直交信号過程において、移動機ユニットの送信シンボルは2⁶ のうちの1つ、即ち64の互いに異なる2進系列に符号化される。即ち、長さ64の2進系列(各系列をチップと呼ぶことにする)で1つの送信シンボルが構成され、互いに直交するシンボルの数が全部で64個ある(各シンボルは6ビットの情報で決定されるので、6ビット情報の10進数表現をシンボル40 番号と呼ぶことにする)。選定された2進系列の集合はウオルッシュ関数として知られている。このウオルッシュ関数M進信号符号を解くのに最適な受信機構成として高速アダマール変換(FHT)がよく用いられる。

【0016】更に、図21に基づいて説明する。サーチャーレシーバ68とディジタルデータレシーバ69、70にはアナログレシーバ64の出力信号が入力される。通信を行っている移動機ユニットを介して特定のセルサイトレシーバに送信されたスペクトル拡散信号をデコードするためには、適当なPN系列を生成し、これを供給しなければならない。

【0017】移動機ユニット信号の生成についての詳細を以下に説明する。図22に示されるように、ディジタルデータレシーバ69は、系列長の等しい異なる2つのショートコードPN系列を発生するPN発生器308、312を含んでいる。これらの2つのPN系列は、変調構成の外部コードとして、全てのセルサイト受信機と全ての移動機ユニットで共通である。PN発生器308、312は、出力系列としてそれぞれPNI、PNQ系列を供給する。PNI、PNQ系列は、それぞれ、I、QチャネルPN系列として参照される。

9

【0018】 2つのPN系列PNI、PNQ は異なる15次の9項式によって生成され、通常の系列長32767ではなく、系列長32768の系列を生成する。このため、例えば、15次の最長線形系列(M系列) 1周期中に1度14連続のゼロが生じるという規則があるが、この14の連続したゼロの後に1つゼロを付加することにより、5系列長32768の系列が得られる。言い変えれば、152を出る。このように、修正された系列は152連続の152を15連続の152を15連続の153を2

【0019】一実施例のディジタルデータレシーバ69は、リバースリンクで移動機ユニットによって生成されるもう1つのPN系列に対応するPNリ系列を発生するロングコード発生器310も含んでいる。PN発生器310は、各ユーザーを識別するためのユーザーID等の付加的な要素に従って時間シフトされた、次数42の大変長い系列を生成し、例えば、最大長線形系列発生器によって実現される。このように、セルサイトはロングコードPNリ系列とショートコードPNI、PNQの両方で拡散変調されている。他の方法としては、ユーザーを特徴づける鍵を用いて64シンボル表現を暗号化するために、データ暗号標準を用いた暗号器のような非線形暗号発生器をPN発生器310の代わりに使用しても良い。

【0020】PN発生器310出力のPNU 系列は、排他的論理和ゲート314、316で、PNI、PNQ の系列とそれぞれ排他的論理和がとられ、系列PNI 、 PNQ ,を出力する。

【0021】QPSK相関器650には、この系列PN I'、PNQ'と、アナログレシーバ64からの出力である I、Q両チャネル信号とが入力される。相関のとられた I、Qチャネル相関器550出力はそれぞれアキュムレータ1067、1068に供給され、データは4チップ長に渡ってアキュムレートされる(即ち、送信シンボルは256チップのPN符号で拡散変調されている)。アキュムレータ1067、1068の出力は高速アダマール変換(FHT)プロセッサ342(344)に供給される。FHTプロセッサ342は6ビットのデータに対応する64の中期値はコントロールプロセッサ

74で生成される重み関数と乗算される。重み関数は復調信号の強さと関連づけられている。FHT342出力の重み付けされたデータは更に処理を行うために、ダイバーシチコンバイナ&デコーダ回路73(図21)へ供給される。

【0022】第2のレシーバシステムは受信信号に対して、前記した図21、図22の第1の受信システムと同様な信号処理を行う。ディジタルデータレシーバ69、72からの重み付けされた64の相関値は、ダイバーシ10 チコンバイナ&デコーダ回路73に供給される。回路73はディジタルデータレシーバ69からとディジタルデータレシーバ72からの重み付された64の相関値を同ーシンボル毎に加算する加算器を含んでいる。加算結果の64の相関値は、最大の相関値を決定するために互いに比較される。比較結果の大きさは、最大値を与えるシンボル番号と共に、回路73内に搭載されているビタビアルゴリズムデコーダ内で使用されるデコーダの重みと送信データを決定するために使用される。

【0023】回路73に含まれるビタビデコーダは拘束 20 長K=9、符号レートr=1/3で移動機ユニットで符号化されたデータをデコードする能力を持っている。ビタビデコーダは最も確からしいビット系列を決定するために使用される。通常1.25msec毎に周期的に信号品質推定が得られ、移動機ユニット電力調整コマンドとしてと移動機ユニットへのデータとともに送信される。この品質推定の生成に関する詳細な情報は、米国特許US5056109中に述べられている。この品質推定は、1.25msecに渡る平均SN比である。

【0024】一般に、データの受信タイミングは不明で 30 あり、複数のタイミングでFHTを動作させ、タイミングを推定し、タイミング追尾する必要がある。サーチャーレシーバは初期のタイミング推定(捕捉)を行うためのレシーバである。捕捉は、通信に先だって行われる場合と、通信中においても、周波数選択性フェージング等の回線状態の大きな変化により、受信到来波を復調 係が逆転した時、よりレベルの高い受信到来波を復調するために行われる場合と2通りある。後者の場合は、常に異なるタイミングで受信波のレベルを常にモニタ (スキャン)する必要がある。一方、タイミング制御(追 40 尾)は、捕捉後、回線状態の比較的小さな変動にともなうデータタイミングに追尾するために、ディジタルデータレシーバ単位で行う必要がある。

【0025】なお、図中には示されていないが、米国特許US5103459によれば、各々のディジタルデータレシーバは、それぞれが受信する受信信号のタイミングを追尾する。これは、僅かに早いタイミングの参照PNとの相関と、僅かに遅いタイミングの参照PNとの相関をとるよく知られた技法によって達成される。タイミング誤差が0の時、これらの2つの相関値の差は平均的50に0になる。逆に、タイミング誤差があるならば、2つ

の相関値の差の大きさと極性で誤差が示されることにな り、ディジタルデータレシーバのタイミングが、それに 応じて調整される。

11

【0026】従来のスペクトル拡散信号の通信装置は、 送信データに対応した送信シンボル番号を全送信候補シ ンボル (ウオルッシュ関数) のなかから判定しなければ ならず、そのためにウオルッシュ関数との相関をとる手 段としてFHTが使用されている。しかしながら、米国 <u>特許US5103459</u>では送信シンボルはPN系列と 同一のタイミングで信号に乗積されている。また、ウオ ルッシュ関数1チップに対し、PN符号4チップが対応 しているため、1送信シンボルに対しPN符号256チ ップが対応する。つまり、同一のウオルッシュ関数が繰 り返し伝送されたとしても、128 (=32768/2 56) 通りのPN符号が順次使用されことになる。この ため、FHTの単純な使用では1つのデータタイミング におけるウオルッシュ関数の相関値しか得られない。そ こで、サーチャーレシーバを構成するために、タイミン グをずらせて動作する複数のFHTが必要となり、回路 規模が大きくなってしまう。更に、タイミングの捕捉に 時間がかかりすぎたり、あるいは、サーチャーレシーバ でのモニタ機能が通信回線状態の変動に対応できない と、現在のディジタルデータレシーバが受信している到 来波がフェージング等で消失した場合、別の受信可能な 到来波があったとしても、スペクトル拡散信号を受信で きなくなることがあった。

[0027]

【発明が解決しようとする課題】従来のスペクトル拡散 信号の受信機は以上のように構成されているので、回路 規模が大きくなるという課題がある。更に、複数のFH Tにより得た相関値のうち、意味のある相関値は、送信 シンボルに対応するものだけであり、他の相関値は送信 シンボルが直交関数の場合は雑音となる。雑音の影響を 取り除くために巡回加算等の平均化処理が必要で、十分 に雑音の影響を取り除くためには多大な処理時間が必要 となるという課題もあった。一方、処理時間を短縮する と、十分な雑音除去ができなかった。即ち、雑音の影響 で捕捉タイミングの誤差が大きくなったり、良好なデー タ復調が行えないような捕捉タイミングが与えられる可 能性が高いという課題があった。

【0028】また、ディジタルデータレシーバで行うタ イミング追尾においても、意味のある相関値は、送信シ ンボルに対応する相関値だけが必要であり、他の相関値 は雑音となる。雑音の影響を取り除くために同様に平均 化処理が行われ、雑音の影響を取り除くために多大な処 理時間を必要とした。即ち、通信回線状態の変動にとも なうタイミング変動に追尾することが困難となり、タイ ミングが全くずれてしまい、データ復調ができなくなる 場合があるという課題があった。あるいは、処理時間を 短縮すると、十分な雑音除去ができず、タイミング誤差 が大きくなりデータ復調特性が劣化するという課題があ った。

【0029】更に、マルチパスフェージングに対処する ために、ダイバーシチ受信を行っているが、信号タイミ ングの捕捉、追尾特性が悪いと十分なダイバーシチ効果 が得られず、良好な受信特性が得られないという課題が

【0030】この発明は上記のような課題を解消するた めになされたもので、サーチャーレシーバにおける捕捉 10 特性、タイミング追尾特性、データ受信特性の改善され たスペクトル拡散信号の受信機を得ることを目的とす る。

[0031]

【課題を解決するための手段】この発明に係るスペクト ル拡散信号の受信機は、同期検波された複素受信信号と 拡散符号とを乗積し加算する複数の相関処理器と、これ ら複数の相関処理器の入力側または出力側に設けて複数 の相関処理器の入力を与えるタイミングまたは上記複数 の相関処理器の出力を次段に与えるタイミングを調整し て、複数の相関処理器出力をそれぞれ異なるタイミング で出力するタイミング調整手段と、異なるタイミングで 出力される相関処理器出力群を順次選択出力するゲート 回路と、これらゲート回路から順次出力される相関処理 器出力のウオルッシュ関数を解き相関値強度として出力 する高速変換器とで構成されるサーチ処理手段、を有す るサーチャーレシーバを備えた。また請求項2の発明 は、請求項1のサーチ処理手段と、判定結果が与えられ るまでの間このサーチ処理手段出力を遅延させる遅延回 路と、サーチャーレシーバ外部からの判定帰還信号によ り上記遅延回路出力の中から特定のウオルッシュ関数の 相関値強度を選択するセレクタと、このセレクタで選択 された相関値強度を巡回加算する巡回加算部と、を有す るサーチャーレシーバを備えた。

【0032】また請求項3の発明は、送信シンボルを判 定して判定帰還信号を生成する送信シンボル判定手段、 及び、同期検波された複素受信信号と、所定の正位相差 及び負位相差の拡散符号とを乗積し加算する複数のタイ ミング用相関処理器と、複数のタイミング用相関処理器 出力のウオルッシュ関数を解き相関値強度として出力す 40 るタイミング用高速変換器と、以下のいずれかの要素

(1) タイミング用高速変換器の出力を所要時間遅延さ せ判定帰還信号で選択する遅延・選択回路と、遅延・選 択回路で選択された相関値強度により、タイミング用相 関処理器への入力の受信信号に対する拡散符号の供給タ イミングを制御するタイミング制御信号を得るローパス フィルタ、

(2) タイミング用高速変換器出力の中から判定帰還信 号により特定のウオルッシュ関数に対応した相関値強度 を選択するゲート回路と、ゲート回路で選択された相関 値強度を所定の時間遅延して選択する遅延・選択回路

12

と、遅延・選択回路で選択された相関値強度によりタイ ミング用相関処理器への入力の受信信号に対する拡散符 号の供給タイミングを制御するタイミング制御信号を得 るローパスフィルタ、で構成されるディジタルレシー バ、を備えた。また請求項4の発明は、送信シンボルを 判定して判定帰還信号を生成する送信シンボル判定手 段、及び、同期検波された複素受信信号と所定の拡散符 号とを乗積し加算する相関処理器と、この相関処理器出 力のウオルッシュ関数を解き相関値強度として出力する 高速変換器と、同期検波された複素受信信号と所定の正 位相差及び負位相差の拡散符号とを乗積し加算する複数 のタイミング用相関処理器と、これら複数のタイミング 用相関処理器出力を適当な時間遅延させる遅延回路と、 送信シンボル判定手段出力の判定帰還信号より特定のウ オルッシュ関数を生成するウオルッシュ関数発生器と、 複数のタイミング用相関処理器出力とウオルッシュ関数 発生器から与えられるウオルッシュ関数との相関をとる 複数の相関手段と、で構成され、複数の相関手段出力を 用いて拡散符号の供給タイミングを制御するようにした ディジタルレシーバ、を備えた。

【0033】更に請求項5の発明は、複素入力信号と拡 散符号との相関をとり更に相関信号の送信候補シンボル を解くサーチャーレシーバ、及び、複素入力信号と所定 の正位相差及び負位相差の拡散符号との相関をとり更に 特定の送信候補シンボルを選び、選ばれた送信候補シン ボルによりタイミングを設定するディジタルレシーバ相 当に含まれるタイミング設定手段及び、サーチャーレシ ーバ出力で定まるデータ復調タイミングでの相関値強度 と、タイミング設定手段出力の選択後の送信候補シンホ ルの相関値強度とを乗算する乗算回路と、この乗算回路 出力を合成タイミング毎に加算した値の送信候補シンボ ルの相関値の中から最大値を判定し、この最大値と判定 された特定の送信候補シンボルを上記タイミング設定手 段及びサーチャーレシーバへの判定帰還信号をも出力す る最大値判定回路と、で構成されるウオルッシュシンボ ル番号選択手段、とを備えた。

【0034】また請求項6の発明は、複素受信信号と拡散符号を乗積し定められた組合せで加算して直交2成分の出力を得る複数の相関処理器と、これら複数の相関処理器の入力側または出力側に設けて相関処理器の入力タイミングまたは出力タイミングを調整するか、または複数の相関処理器に入力されるPN符号のタイミングを調整するタイミング調整手段と、このタイミング調整された複数の相関処理器出力を順次選択して出力するゲート回路と、このゲート回路から順次出力される相関処理器の直交2成分それぞれについてウオルッシュ関数を解く複数の高速変換器と、これら複数の高速変換器出力から相関値強度を求める相関値強度計算手段とで構成されるサーチ処理手段、を有するサーチャレシーバを備えた。また請求項7の発明は、請求項6の発明に、送信シンボ

14

ルを判定して判定帰還信号を生成する送信シンボル判定 手段を備えて、サーチ処理手段は、生成された判定帰還 信号により送信候補シンボルの相関値強度の中から特定 のウオルッシュ関数の相関値強度を選択するセレクタと で構成される判定帰還型サーチ処理手段とした。

【0035】また請求項8の発明は、送信シンボルを判 定して判定帰還信号を生成する送信シンボル判定手段、 及び、複素受信信号と所定の拡散符号を乗積し定められ た組合せで加算して直交2成分の出力を得る相関処理器 と、この相関処理器出力から直交2成分のウオルッシュ 関数との相関を解く高速変換器と、この高速変換器出力 の相関値強度を計算する相関値強度計算回路と、複素受 信信号と所定の拡散符号を乗積し定められた組合せで加 算して直交2成分の出力を得る複数のタイミング用相関 処理器と、これら複数のタイミング用相関処理器出力を 遅延させる遅延手段と、これら遅延手段からの出力、ま たは必要に応じて時分割用ゲート回路を経由した出力 と、ウオルッシュ関数との相関を解くタイミング用高速 変換器と、これらタイミング用高速変換器で解かれた相 20 関のうち判定帰還信号で選択されたウオルッシュ関数の 相関値強度を計算する相関値強度計算回路と、この計算 された相関値強度の出力差を平均化して拡散符号の供給 タイミングを制御するループフィルタ、とで構成される ディジタルレシーバ、を備えた。また請求項9の発明 は、送信シンボルを判定して判定帰還信号を生成する送 信シンボル判定手段、及び、同期検波された複素受信信 号と所定の拡散符号とを乗積し加算する相関処理器と、 相関処理器出力のウオルッシュ関数を解き相関値強度と して出力する高速変換器と、複素受信信号と所定の拡散 符号を乗積し定められた組合せで加算して直交2成分の 30 出力を得る複数のタイミング用相関処理器と、これら複 数のタイミング用相関処理器出力を遅延させる遅延手段 と、判定帰還信号により特定のウオルッシュ関数を生成 するウオルッシュ関数発生手段と、複数の遅延手段出力 とウオルッシュ関数発生手段により与えられるウオルッ シュ関数との相関を直交2成分について得る複数の相関 手段と、これら複数の相関手段出力から相関強度をそれ ぞれ計算する複数の相関値強度計算手段と、で構成さ れ、これら相関値強度計算手段出力を用いて拡散符号の 40 供給タイミングを制御するようにしたディジタルレシー バ、を備えた。

[0036]

【作用】本発明のスペクトル拡散信号の受信機においては、請求項1のものについては、同期検波方式のサーチャーレシーバで、相関器からの出力信号のタイミングがずれて、変換器に入り、FHT等のウオルッシュ関数を解く変換器が時分割で使用される。また請求項2のものは、同期検波方式のサーチャーレシーバで、更に特定のウオルッシュ関数のデータが選ばれる。これにより、不50 要なウオルッシュ関数の計算が排除される。また請求項

3及び請求項4のものは、同期検波方式のディジタルデータレシーバで、そのタイミング設定手段において、別の復調データから得られる特定のウオルッシュ関数の相関値が選択され、タイミング追尾をする。これにより、不要なウオルッシュ関数の計算が排除され、確実なタイミング設定ができる。

【0037】また請求項5のものは、サーチャーレシーバより与えられるデータ復調タイミングでの相関強度と、ディジタルデータレシーバのタイミング変換出力の送信候補シンボルの相関強度とが乗算され、そのタイミング加算値の最大値で特定候補シンボルが決まり、更にこの特定候補シンボルが各ダイバーシチのサーチレシーバ、ディジタルデータレシーバにフィードバックして与えられる。これにより、誤った相関値が選択される確率が減る。

【0038】請求項6のものは、サーチャーレシーバにおいて、相関処理器からの出力信号のタイミングがずれて、変換器に入り、候補シンボルを解く変換器が時分割で使用される。また請求項7のものは、サーチャーレシーバで、更に別の送信シンボル判定手段が特定後の送信シンボルの相関値を選択し、これが出力される。これにより、不要な送信シンボルについての計算が排除される。また請求項8及び請求項9のものは、ディジタルデータレシーバで、そのタイミング設定手段において、別の復調データから得られる特定の候補シンボルの相関処理値が選択され、タイミング追尾をする。これにより、不要な送信シンボルについての計算が排除され、確実なタイミング設定ができる。

[0039]

【実施例】実施例1.

以下、本発明の実施例について図面に基づいて説明す る。図1は、基地局(セルセイト)に設けられた同期検 波方式のサーチャーレシーバの全体構成を示すブロック 図である。同期検波方式の場合には受信信号の搬送波周 波数、位相を再生する搬送波再生回路等を受信機が別に 具備している。受信SS信号から互いに直交する局部発 振器を用いて検波された直交検波信号 r I 、 r Q はサー チ処理回路610に入力され、PN信号およびウオルッ シュ関数が解かれる。ここで、この処理は複数の異るタ イミングで行われ、この結果がシリアルにパラレルデー タとして出力される。即ち、64のウオルッシュ関数に ついての処理結果が、パラレルで出力され、観測するタ イミングがずれたものが順次出力される。このサーチ処 理回路の出力信号は最大値判定部612に入力され、こ こで64のサーチ処理回路の出力の中から絶対値が最も 大きなものが選択される。

【0040】ここで、この最大値判定部612は絶対値の判定のために、二乗回路絶対値回路などは用いずに、例えば符号ビットを除いた部分で最大値を判定するとよい。即ち、説明を簡単にするために、入力データが4ビ

16

ットであると仮定し、データとして、(0010) = +2, (1011) = -3, (0001) = +1, (1100) - 4が入力された場合に、極性を示す最上位ビットを除いたデータを(010) = 2, (011) = 3, (001) = 1, (100) = 4のように読み取り、最大値4を選択する。そして、この最大値判定部612で選択された出力は、加算器616に入力され、フレームメモリ618の出力が乗算器620を介し、フィードバックされ、この乗算器616、フレームメモリ618、20 乗算器620により、巡回加算が行われる。ここで、フレームメモリ618は、観測時間に対応した容量を有しており、また乗算器620は加算結果が発散しないように1未満のウェイトを乗算するようになっている。そこで、この構成により、観測時間単位の巡回加算が行われる。

【0041】そして、このようにして、巡回加算により 選択された最大値出力が平均化され、雑音が除去された タイミングについての出力信号が受信機のプロセッサ等 に供給される。

20 【0042】実施例2.

この発明の他の同期検波方式のサーチャーレシーバの実施例として、図2にその全体構成を示す。この例では、図1における最大値判定部612に代え遅延回路622 およびセレクタ624を有している。そして、このセレクタ624は外部から入力される判定帰還信号によって、64のウオルッシュ関数に対する処理結果の中から特定のものを選択して出力する。従って、そのときのウオルッシュ関数に対する処理結果の大きさから選択するのではない。また、遅延回路22は所要時間(例えば、30 判定帰還信号が入力されるまでの時間、または拡散符号の1周期に対応する1データシンボル時間)を稼ぐためのものである。

【0043】次に、サーチ処理回路610の具体的構成について、図3に基づいて説明する。直交検波信号 r I 、 r_Q はそれぞれシフトレジスタ630、632に入力される。この例では、シフトレジスタ630、632 は観測時間4 チップ、1 チップ/1 サンプルに対応して、4 チップ分の容量となっており、4 つのセクションに分割されている。

40 【0044】なお、観測時間を4チップ以外、1サンプルが1チップ以外でも対応できる。更に、1チップは、1ビットデータ(2値)ではなく、例えば8ビットデータ(256値)で構成すると良い。また、データバスにおける「64」も8ビットあるいはそれ以上のバスが64本あることを意味する。そして、このシフトレジスタ630、632の各セクションからの信号は、それぞれ相関処理器634、636、638、640に入力される。即ち、シフトレジスタ630、632の最も後のデータ(最も新しいデータ)が相関処理器636、その次のデータがれ

相関処理器638に入力され、最も先行するデータ(最 も古いデータ)が相関処理器640に入力される。

【0045】なお、相関処理器634、636、63 8、640は受信データにPN符号を乗積して、送信側 で乗積されたPN符号を解きウオルッシュ関数のみを出 力させることを目的としたものである。通常の相関処理 器では乗積後、積分操作を行い相関値を出力するが、こ の発明における相関処理器634、636、638、6 40においては乗積後の積分操作は後述するFHTでウ オルッシュ関数を解くときに実行される。

【0046】この相関処理器634~640には、それ ぞれ拡散信号 PN_I 'および PN_0 'が入力されてお り、入力信号と拡散信号との乗積加算処理が実行され

 $Y = W [2 (cos \theta + sin \theta)]$

 $+2PNQ'PNI'(cos\theta-sin\theta)$

後半の2PNQ ' PNI ' (cosθ-sin θ)の部 分はランダムで、積分すると平均的にゼロになるので、

W2 (cos θ +sin θ)

 $= W 2^{1/2} \cdot c \circ s (\theta - \pi / 4)$

号成分を最大にすることができる。

【0047】そして、相関処理器634の出力は3チッ プ分のシフトレジスタ642を介しシリアルパラレル変 換器648に、相関処理器636の出力は2チップ分の シフトレジスタ644を介しシリアルパラレル変換器6 50に、相関処理器638の出力は1チップ分のシフト レジスタ644を介しシリアルパラレル変換器652 に、相関処理器640の出力はそのままシリアルパラレ ル変換器654に入力される。従って、シリアルパラレ ル変換器648~654には、同一のタイミングで得ら れた相関処理器出力が入力され、これがパラレル信号に 変換される。即ち、順次入力される64の相関信号が系 列長64のWalsh関数を解くためのパラレルデータ としてゲート回路656に順次入力される。

【0048】ゲート回路656は、入力されるゲート (Gate) 信号に応じて、シリアルパラレル変換器6 48~654からの信号を時分割で順次出力する。そし て、ゲート信号の出力は順次FHT658に供給され、 ここで高速アダマール変換がなされ、ウオルッシュ関数 が解かれる。従って、受信データと乗積されるPN符号 のタイミングが一致していれば、FHT658の64の 出力の内1つだけの出力が大きくなる。即ち、無雑音の 時、FHT64の出力は、64のウオルッシュ関数につ いての相関出力であり、入力データが例えばすべての0 のデータであれば、ウオルッシュ 0 [W 0] に関する処 理(相関)結果のみが信号振幅に応じた値となり、その 他は0が出力値となって現れる。入力信号が他のウオル ッシュ関数であれば、対応する関数番号の処理出力のみ が信号振幅に応じた値となる。そして、FHT658の 4つの入力データに対するものが順次出力される。そし 18

る。そして、シフトレジスタ630、632の存在によ り、各相関処理器634~640では、1チップ分ずつ ずれたタイミングで入力信号と拡散信号の乗積加算処理 が実行される。また、これら相関器634~640に供 給される拡散符号PNI 'およびPNQ 'は、I信号お よびQ信号に対するPN符号PNI、PNQ にユーザ毎 に割り当てられたユーザPN信号PNU が乗算されて形 成されたものである。任意のウオルッシュ関数系列を W、送受搬送波間の位相差(既知)をθとすれば、PN 符号のタイミングが合っている時は、後に詳述するよう に相関処理器634中の加算器80の出力Yは以下の値 となる。

ら出力することになる。

結局以下の値のみが意味を持つ。

【0049】従って、受信データと乗積されるPN符号 とタイミングが一致した時点でのFHT出力の内、送信 データに対応したウオルッシュ関数の相関出力のみが信 号振幅に応じた値(最大)となり、他のウオルッシュ関 数の相関出力はマルチバス成分がなければ、雑音成分の みとなる。他の時点では、PN符号とウオルッシュ関数 の相関特性に応じた相関出力が得られることになるが、 相対的に最大値よりも小さな値となる。雑音成分及び遅 延波成分及びタイミングずれにともなう相関成分は、場 合によってはかなり大きな値となるが、これらはランダ ムな振舞いをするので、巡回加算を行うことにより、十 分小さな値にすることが可能である。もし、図1に図3 のサーチ処理回路610が適用された場合には、このサ ーチ処理回路610からの出力に対し、最大値検出が行 われ、巡回加算が行われることにより、逆拡散タイミン グに応じた受信信号電力が得られる。

【0050】従って、巡回加算を繰り返すことにより、 マルチバスがある場合には、個々のバスの信号到来タイ ミングに一致するタイミング点(巡回加算におけるフレ ームメモリに対応する点) で各バスの強さに応じた受信 電力値が得られ、信号到来タイミング以外では、十分小 さな値となる。従って、フレームメモリの内容を見るこ とにより、どの信号タイミングでどの程度のレベルの信 号が到来しているかの情報が得られ、これをコントロー ルプロセッサへ出力する。そして、この情報は後述する タイミング再生回路等でフェージング等によりタイミン グ追尾が不能となった場合などに用いられたり、あるい は、後述するダイバーシチ合成回路での複数のデータ復 調器から得られた信号を効果的に合成するための情報と

して用いられたりする。

【0051】以上に示したように図3の実施例においては、各バスの到来時間に応じた受信電力をサーチするために、FHTが本来4つ必要であったものをタイミングを調整することによりFHTを時分割的に使用するようにしたので、ハードウェア規模の縮小化が実現されている。なお、この実施例においては、図3におけるシフトレジスタ630、632は4段、即ち、観測時間(観測ウインドウサイズ)が4チップ時間分の場合について示したが、シフトレジスタの段数を増大させることにより、容易に観測時間の増大化が可能であり、その場合にはFHTの時分割使用によるハードウェア規模の縮小化の効果は更に増大されることになる。

【0052】図4に、相関処理器634~640の好適 な構成例を示す。図4における乗算器660、662、 664、666はPN符号を解くための乗算器である。 これは、図4に示すように乗算器660、664の出力 が加算器668の入力に、乗算器662、666の出力 が加算器70の入力となっている。これは、搬送波と局 部発振器の位相差が存在するときに、直交検波信号 r I 、 r Q がこの位相差により、各直交軸成分間の信号成 分を有している影響を効果的に除去するものである。即 ち、乗算器662は r I に漏れ込んだ送信側のQ軸成分 を抽出するものであり、乗算器664は r Q に漏れ込ん だ送信側のI軸成分を抽出するものであり、それぞれ乗 算結果を加算器668、670で同図に示された極性で 加算することにより、前述した効果が得られる。また、 位相差の影響が除去され、互いに異るPN符号が解かれ た後は、どちらにも同じ成分が出力されるので、加算器 680で加算することにより信号成分を効果的に合成す る。即ち、同期検波方式で、送信側と受信側の位相差を 絞り込む(即ち $\theta = \pi / 4$ にする)ことが可能であれ ば、加算器680の出力は送信側の信号を効果的に再現 できる。

【0053】加算器680の出力は、1/4シリアルパラレル変換器682において、4データのパラレルデータに変換され、4つのデータが同時に出力され、これが合計回路684に入力され、4つのデータの合計が計算される。そこで、PN信号の4チップ分のデータが合計回路684で合計され、1つのデータにされる。これは、リバースリンクにおけるウオルッシュ関数がPN4チップに対し、ウオルッシュ関数1チップとなるように乗積されており、FHT658において、ウオルッシュを解く場合には、ウオルッシュ1チップ毎のデータの並びとなっている必要があるからである。

【0054】実施例3.

本発明に係る同期検波方式のディジタルデータレシーバの構成例を図5に示す。データの復調を行う場合には、ウオルッシュ関数の繰り返し周期(シンボル周期ともいう、またウオルッシュ関数の1つ1つのデータを1チッ

20

プといい、この周期をチップ周期という)のタイミング 並びにこれと同期しているPN符号の発生タイミングを 検出しなければならない。このため、タイミング検出回 路が必要となる。

【0055】ディジタルデータレシーバでは、信号r I、rQ を受入れPN信号、ウオルッシュを解くために 相関処理器700、シリアルパラレル変換器702、F HT704を有している。そして、相関処理器700に おいて、拡散符号PNI'、PNQ'を解くための処理 を行う。この相関処理器の構成は、同期検波方式では、 図4に示したサーチャーレシーバの相関処理器と同様の 構成となる。そして、PN4チップ毎にまとめられた相 関処理器出力がシリアルパラレル変換器702に入力さ れ、64のパラレルデータに変換され、これについてF HT704がアダマール変換を行い、ウオルッシュ関数 を解く。ここで、ウオルッシュ関数を解くことは、各ウ オルッシュ関数との相関をとることを意味している。ウ オルッシュ関数の直交性から、タイミングが一致してい る時は、送信されたウオルッシュ関数のみが信号振幅に 20 応じた値を有し、その他のウオルッシュ関数との相関結 果は0となる。遅延波との相関、雑音等により、全ての 相関出力が何等かの値を有することになるが、これらの 中から最大の相関値を有するウオルッシュ関数が送信さ れたと判定し、それに対応するデータが送信情報データ (ここでは6ビット)として同時に復調される。これに よって、復調されたデータが得らる。

【0056】一方、信号rI、rQは相関処理器710、712に入力され、ここで、異るタイミングで供給される拡散符号PNI、A及びPNI、一公と、PNのQ、A及びPNQ、一公の間での相関処理がそれぞれ行われる。相関処理器に供給される入力信号と拡散符号の同期がとれていれば、拡散符号を正負方向にずらして相関を求めた結果は、いずれも結果として得られる相関信号のエネルギーが小さくなるはずである。そこで、FHT718、720で得られる送信ウオルッシュ関数の相関値のエネルギーを調べることにより、タイミングを検出することができる。

【0057】このために、相関処理器 710、712の出力をシリアルパラレル変換器 714、716で64のパラレルデータに変換した後、FHT718、720においてウオルッシュ関数を解き、遅延・選択回路722、724に入力する。この遅延・選択回路722、724は、図2における遅延回路620及びセレクタ622と同様のものであり、どのウオルッシュが通信に用いられているかを示すセレクト信号をデータ復調を行う際に用いられる最大値検出回路等から貰い、そのウオルッシュ関数の信号を選択して出力する。

【0058】遅延・選択回路722、724からの出力 は減算器726に入力され、両信号の差が計算される。 このようにして得られた信号は、入力信号と拡散信号の

同期ずれの大きさに対応した信号となっており、ローパスフィルタ728において不要成分が除去されてタイミング制御信号が得られる。

【0059】そして、このタイミング制御信号をPNI発生器 730、PNQ 発生器 732、PNU 発生器 734 に供給し、これら発生器 730、732、734 から発生される信号のタイミングを調整する。そこで、これら発生器 730、732、734 から発生される信号 PNI、PNQ、PNU は入力信号とタイミングがあったものとなり、各相関処理器等における同期がとれたものとなる。

【0060】また、各発生器 730、 734 の出力は乗算器 736 で、発生器 732、 734 からの出力は乗算器 738 でユーザ PN 符号 PN_U と 乗算され、それぞれ拡散信号 PN_I 、 PN_Q 、 として、シフトレジスタ 740、 742 に供給される。このシフトレジスタ 740、 742 は3つのセクションに分割されており、順次入力信号をシフトすることによって、各セクションがの拡散信号を出力できる。即ち、先頭のセクションのデータは、中央のセクションのデータは、中央のセクションのデータは、中央のセクションのデータより Δ だけ後ろのデータは、中央のセクションのデータより Δ だけ後ろのデータは、ある。そこで、各セクションより PN_I 、 PN_Q 、 PN_Q

【0061】なお、遅延・選択回路722、724における選択を1つに限定せず、例えば、最大値検出回路で得られた最大値と次に大きな値に対する2つのウオルッシュ関数番号の出力を選択する方法も考えられる。これは、雑音が混入するため、特性劣化を覚悟しなければならないが、データ復調が常に正しくなされているとは限らないため、もし誤ったウオルッシュ関数番号を選択してしまうと、タイミング追尾系に正しい信号成分が全く入力されなくなる場合があるので、この様なときには有効な方法である。

【0062】実施例4.

本発明の他のディジタルデータレシーバの構成例を図6に示す。この実施例では、FHTを時分割使用することによって、構成の簡略化を図っている。即ち、相関処理器700、710、712からの出力は、それぞれシリアルパラレル変換器702、714、716に入力され、シリアルパラレル変換器702、714、716の出力は、ゲート回路754に供給される。相関器700、742のタイミングでそれぞれ1シフト分ずれており、これらのタイミングのずれた出力が、順次ゲート回路754に供給される。そこで、ゲート回路754がシリアルパラレル変換器714、702、716からの出力を順次選択することによって、FHT756にこれらを順次供給する。そして、FHT756からの出力をグ

ート回路 7 5 8 に入力し、ここでゲート回路 7 5 4 に対応して信号を選択することによって、FHT 7 5 6 において得られた信号を順次分離して出力する。こうして、タイミング(符号位相)をシフトした信号を遅延・選択回路 7 2 2、7 2 4 に入力し、相関処理器 7 0 0 からの信号に基づくものをデータ復調のためになされる最大値判定器に出力する。

【0063】なお、最大値判定回路は、図5ないし図7には直接示されてはいないが、例えば、相関処理器700のタイミングに基づくFHT756により得られる64の相関値を入力とし、これに対しての最大値判定を行ってもよく、また、受信特性を向上させるために、ダイバーシチ合成などがなされている場合には、合成後の64の相関値を入力とし、これに対しての最大値判定を行ってもよい。なお、ダイバーシチ合成を行う場合については、後述する図8を用いた実施例における最大値判定器510がこれに相当する。

【0064】ここで、遅延・選択回路722、724に入力される信号は、時間が2公異っている。そこで、こ20 の遅延・選択回路722、724では、これらの同期をとって加算器724に入力する。そこで、ローパスフィルタ728において、上述の実施例と同様のタイミング制御信号を得ることができる。そして、この実施例によれば、FHTが1つでよく、回路が簡略化される。

【0065】実施例5.

本発明の他の同期検波方式のディジタルデータレシーバの構成例を図7に示す。この実施例では、タイミング制御信号の発生部分にFHTを使用しないようにしている。即ち、復調部等における判定結果によりどのウオルッシュ関数が使用されているかを復調データからウオルッシュ関数を特定し、この信号に応じてウオルッシュ関数発生器760により特定されたウオルッシュ関数を発生する。そして、このウオルッシュを3分割のシフトレジスタ762に供給し、時間△ずつずれた3つの信号を得る。

【0066】一方、相関処理器710、712からの出力信号は、遅延回路764、766を介し、乗算器768、770に入力される。この乗算器768、770には、シフトレジスタ762からの最も先(△)の信号 と、最も後(-△)の信号がそれぞれ供給されており、相関器710、712からの信号がここで乗算される。なお、遅延回路764、766は、乗算器768、770において乗算されるウオルッシュ関数とのタイミングを一致させるためのものである。従って、乗算器768、770において、ウオルッシュ関数が信号に同期して乗算されるため、ウオルッシュ関数が解かれる。そして、この乗算結果の信号は、積分放電(I&D)回路772、774に入力され、ウオルッシュ関数の1周期に対応する時間に渡って積分され、その結果が出力される50ことによって受信信号とPN符号とウオルッシュ関数と

の相関値が得られる。そこで、これらI&D回路77 2、774からの出力を減算し、ローパスフィルタ72 8を通過させることによって、上述の実施例と同様のタ イミング制御信号を得ることができる。

【0067】実施例6.

本発明のスペクトル拡散信号の受信機の全体の構成例を 図8に示す。図8中のサーチャレシーバは、実施例1、 2の同期検波方式のサーチャーレシーバ、または後述の 実施例7~10のサーチャレシーバを適用した例であ り、同じく図8中のディジタルデータレシーバは、実施 例3~5の同期検波方式のディジタルデータレシーバ、 または後述の実施例11~13のディジタルデータレシ ーバを適用した例である。この実施例では、空間ダイバ ーシチを構成するために、4系統の受信機を有してい る。そして、コントロールプロセッサ16が全体を制御 している。図18、図19、図20等に示されるディジ タルデータレシーバ2 a から出力される受信データとウ オルッシュ関数との64の総合の相関値強度は、図15 等に示されるサーチャーレシーバ 1 a から与えられる受 信信号、つまり、現在ディジタルデータレシーバが受信 している到来波の電力により乗算器501で乗算され、 その結果がラッチ回路505にラッチされる。

【0068】他の系統についても同様で、到来波の受信 電力で重み付けされた64の相関値強度は各ラッチ回路 505、506、507、508にラッチされる。コン トロールプロセッサは、それぞれのディジタルデータレ シーバの処理タイミングをサーチャーレシーバ、ディジ タルデータレシーバより知ることができ、全部の系の相 関値強度がラッチされると合成タイミング信号をそれぞ れのラッチ回路に出力し、加算器509でウオルッシュ 関数番号ごとに加算する。加算器509の出力は最大値 判定回路510へ入力され、最大値判定回路では、加算 された相関値強度の中で最大の相関値を与えるウオルッ シュ関数番号を送信シンボルと判定するが、更に従来例 とは異って、各サーチャーレシーバ、各ディジタルデー タレシーバへも出力する。サーチャーレシーバ、ディジ タルデータレシーバでは、帰還されたウオルッシュ関数 番号に対応した受信信号との相関値を選択して、それぞ れタイミング捕捉、タイミング追尾に関する処理を行 う。また、判定されたウオルッシュ関数番号及び、相関 値強度はデコーダ511に導かれ、ここで、誤り訂正符 号の復号が行われる。

【0069】実施例7.

この発明のサーチャーレシーバの実施例を図9に示す。 本実施例では、搬送波の位相同期を必要としない非同期 検波を行う場合について説明する。送信データに応じた 直交関数として、64のウオルッシュ関数が送信シンボ ルとして用いられ、ウオルッシュ関数が256チップの PN符号でスペクトル拡散された(即ちウオルッシュ1

号を受信する場合を説明する。図9はこうしたスペクト ル拡散信号の受信機におけるサーチャーレシーバの構成 ブロック図である。図において、アンテナで受信された スペクトル拡散信号は、アナログレシーバでアナログ処 理され、互いに直交する局部発振器を用いて検波されA /D変換されたベースバンド複素受信信号 r I 、 r Q が、まずサーチ処理回路10に入力される。

【0070】サーチ処理回路10では、互いに異なるタ イミングで、受信信号と全送信候補シンボルとの相関値 10 がパラレルデータとして連続的に出力される。即ち、6 4のウオルッシュ関数に対する相関値がパラレルデータ として、相関の取られたタイミング順に順次出力され る。この動作は観測時間単位で順次繰り返される。この サーチ処理回路出力のパラレルデータは加算回路12に おいて加算され、巡回加算器14个の入力となる。巡回 加算器14は例えば、加算回路12の出力と乗算器14 6の出力を加算する加算器142と、観測時間に対応し た容量で加算結果を順次格納するフレームメモリ144 と、フレームメモリ144の内容を予め定められた値、 または、コントロールプロセッサより与えられる値で重 20 みをつける乗算器146から構成される。そして、観測 時間単位に巡回加算が行われ、雑音による影響を軽減す る。巡回加算時の重みは、加算結果が発散しないように 通常1未満に定められる。フレームメモリの内容は観測 時間内の各々のタイミングにおける平均化された相関値 強度である。

【0071】そして、フレームメモリ144の内容は、 巡回加算器14の出力としてコントロールプロセッサ1 6内のタイミング制御部18へ出力される。タイミング 30 制御部18は、観測時間内で最大の相関値強度が得られ るタイミングでデータを復調するように信号強度出力を ディジタルデータレシーバに指示する。図21に示され るように、オプショナルのディジタルデータレシーバが ある時は、タイミング制御部18は、このディジタルデ ータレシーバに対し、2番目の相関値強度が得られるタ イミングでデータを復調するように指示する。

【0072】図9中の、サーチ処理回路10の具体的構 成を図10を用いて説明する。実施例1、2でサーチャ ーレシーバが同期方式に限定していたのに対し、本実施 例では非同期検波を行う場合の例を取り扱う。即ち、べ ースバンド複素受信信号 r_{I、 rQ} はそれぞれシフトレ ジスタ102、104へ格納される。この例では、シフ トレジスタ102、104は、PN符号1チップに対し て1つの複素受信信号がそれぞれ入力され、観測時間が PN符号4チップ時間の場合に対応して、4つのセクシ ョンに分割されている。

【0073】なお、観測時間を4チップ以外、あるい は、PN符号1チップに対して1つの複素受信信号が入 力される場合以外でも対応できる。さらに、複素受信信 チップに対してPN符号4チップが乗積されている)信 50 号は1ビットデータ(2値)ではなく例えば8ビット

(256値)で構成するとよい。これは、当業者では良 く知られている軟判定技術で受信特性の向上が図れる。 また、図中のデータバスにおける「64」も、8ビット あるいはそれ以上のバスが64本あることを意味する。 【0074】そして、このシフトレジスタ102、10 4の各セクションからの信号はそれぞれ相関処理器10 6、108、110、112に入力される。この相関処 理器は実施例1、2の相関処理器に対応するものである が、非同期検波に適した構成になっている。シフトレジ スタ102、104の最も後のデータ(最も新しいデー タ)が相関処理器106に入力され、次のデータが相関 処理器108、その次のデータが相関処理器110に入 力され、最も先行するデータ(最も古いデータ)が相関 処理器112に入力される。

【0075】なお、相関処理器106、108、11 0、112は受信データにPN符号を乗積して、送信側 で乗積されたPN符号を解き送信シンボル系列を出力す ることを目的としたもので、相関処理器の詳細な動作に ついては後述する。通常の相関器では乗積後、積分操作 を行い相関値を出力するが、この発明における相関処理 器106、108、110、112においては乗積後の 積分操作はウオルッシュ関数1チップ分のみで、残りは 後述するFHTでウオルッシュ関数の相関値を出力する 際に実行される。また、ベースバンド複素受信信号に は、アナログレシーバで周波数変換を行った際の送受搬 送波間の位相差が存在しているが、相関処理器では相関 値強度計算回路206で得られる相関値強度が位相差の 影響をうけることなく、かつ最大となるように相関処理 が行われる。

【0076】相関処理器106の出力は、シフトレジス タ118、120によってタイミング調整された後、シ リアルパラレル変換器130、132に入力される。同 様に相関処理器108の出力は、シフトレジスタ12 2、124によりタイミング調整された後、シリアルパ ラレル変換器134、136に入力される。同様に相関 処理器110の出力はシフトレジスタ126、128に よりタイミング調整された後、シリアルパラレル変換器 138、140に出力される。そして、相関処理器11 2の出力は直接シリアルパラレル変換器142、144 へ入力される。従ってシリアルパラレル変換器130、 132, 134, 136, 138, 140, 142, 1 4 4 には異なるタイミングで相関処理された結果が調整 されたタイミングに応じて順次入力されてゆく。シリア ルパラレル変換器は、パラレルデータが確定するたびに ゲート回路に64のパラレルデータを出力してゆく。つ まり、パラレル信号が確定し、ゲート回路146、14 8にへ出力される時間が調整されたタイミングに応じて 異なり、この実施例では、相関処理器106、108、 110、112で処理された信号順に、即ち、シリアル パラレル変換器130、134、138、142の出力 の順にゲート回路146へ出力され、シリアルパラレル 変換器132、136、140、144の出力の順にゲ ート回路148へ出力されて行く。

【0077】ゲート回路146、148にはそれぞれの シリアルパラレル変換器からパラレルデータが確定する タイミングに応じたゲート信号も入力され、このゲート 信号に応じてシリアルパラレル変換器からのそれぞれの パラレルデータ出力を全送信候補シンボル(ウオルッシ ュ関数) に対する相関値を計算する相関値計算回路へ出 力する。この実施例では相関値計算回路として、FHT 処理器150、152を使用する場合について示してい る。FHT処理器150、152では、相関処理器で処 理された64チップのパラレルデータと、相関処理器で 使用された拡散符号に同期したタイミングの64のウオ 20 ルッシュ関数に対する相関値をそれぞれ計算して出力す る。即ち、入力はウオルッシュ関数の系列数に対応する 64チップの相関処理されたパラレルデータであり、出 カは全送信候補シンボルである、64のウオルッシュ関 数に対する相関値である。FHT出力が最大になるの は、受信データと同一のタイミングで相関処理されたパ ラレルデータが入力された時の、送信シンボル番号に対 応する相関値である。タイミングが一致しない場合はP N符号の有する自己相関特性により64全ての相関値と も平均的に低くなり、また、タイミングが一致してもウ オルッシュ関数番号が異なると、ウオルッシュ関数の直 交性により相関値は0となる。ただし、通信中に重畳さ れた雑音は、信号帯域あるいはPN符号、ウオルッシュ 関数との相関に応じて残留する。

【0078】サーチ処理回路10では、ベースバンド複 素受信信号が入力され、後に説明する相関処理器とシリ アルパラレル変換器130~144が図10のように構 成されているので、送受搬送波間の位相差をゅとすれ ば、FHT150の出力には受信信号との振幅相関値に cosoが乗じられた値が出力され、FHT152の出 40 力には受信信号との振幅相関値に s i n φ が乗じられた 値が出力される。相関値強度計算回路154は、FHT 150、152の出力から全ウオルッシュ関数に対する 相関値強度をそれぞれ計算し出力し、これが、サーチ処 理回路10の出力となる。相関値強度計算回路154は 例えば2乗和計算回路等により構成され、

(振幅相関値・ $cos\phi$)² + (振幅相関値・ $sin\phi$)²

の演算が行われる。その結果は、

(振幅相関値)² · (cos² ϕ + sin² ϕ) =相関値電力

となり、相関値電力が得られることとなる。

定は行わないので、64の相関値のうちどの相関値が送 【0079】サーチャーレシーバでは送信シンボルの判 50 信されたシンボルに対応した相関値であるか知り得な

26

い。そこで、サーチ処理回路10出力の全ての相関値を 加算する。巡回加算器14により、雑音の影響を抑圧す ることによって、観測時間内に受信波とのタイミングが 一致点があれば受信波の電力に応じた相関値を識別する ことが可能となる。また、受信波中にマルチパスフェー ジングにより、複数の到来波が存在する場合にも、観測 時間内に到来波とのタイミング一致点があるかぎり、そ れぞれの一致タイミングで、相関値電力が得られ、到来 波のタイミングと電力の識別も可能となる。

【0080】次にタイミング図を用いて動作の説明をす る。図11は、図10のサーチ処理回路の動作を説明す るタイミング図である。図中PNはPN符号を示し、r は受信信号を示し、Wはウオルッシュ関数(関数番号は 任意)を示し、それぞれの数字はチップ番号を示してい る。受信信号のタイミングは相関処理器106に入力さ れるタイミングを基準とした仮のタイミングである。ま た、1′、2′は隣接する送信シンボルの第1チップ、 第2チップを示し、その他の「'」も同様である。同図 (a)、(c)、(e)、(g)はそれぞれ相関処理器 112、110、108、106に対応したPN符号と 受信信号のタイミング関係を示している。即ち、各相関 処理器には同一のタイミングでPN符号が入力される が、受信データはシフトレジスタ102、104でタイ ミング調整されたデータが入力されるので、PN符号と 受信データのタイミング関係が(a)、(c)、

(e)、(g)の順に1チップずつシフトしている。

(b) はシリアルパラレル変換器142、144入力の タイミング関係を、(d)はシリアルパラレル変換器 1 38、140入力のタイミング関係を、(f)はシリア ルパラレル変換器134、136入力のタイミング関係 を (h) はシリアルパラレル変換器130、132入力 のタイミング関係を示している。(b)はそのまま、

(d)、(f)、(h)はそれぞれ、(c)、(e)、

(g) がシフトレジスタ128と126、124と12 2、120と118により調整されるタイミングに応じ て時間シフトされる。しかし、相関処理器出力以降のタ イミング調整なので、PN符号と受信データとの相対的 なタイミング関係はそれぞれ変化しない。ただし、タイ ミング調整手段により、(b)、(d)、(f)、

(h) の相対関係がづれるため、シリアルパラレル変換 器におけるパラレルデータの確定時間(図中では、確定 されるまでの時間をTで表現し、確定する瞬間を下向き 矢印で表現している)が1チップずつシフトする。従っ て、パラレルデータの確定時間に応じてゲート回路でF HTへの入力制御を行うことによりFHTの時分割使用 が可能となる。同図(1)、(2)、(3)、(4)は FHTで全送信候補シンボルに対する相関を計算する際 のタイミング関係を示している。PN符号とウオルッシ ュ関数チップを同期的な対応関係で処理することによ り、受信データに対するPNとウオルッシュ関数の総合 50 28

的な相関値を求めることが可能となる。

【0081】実施例8.

サーチ処理回路の他の実施例を説明する。図12はその 構成図で、図10のサーチ処理回路10とは、タイミン グ調整手段が異なる。即ち、図10では、複素ベースバ ンド受信信号と、相関処理器出力の双方でシフトレジス タによるタイミング調整を行ったが、図12ではシフト レジスタ156、158により、相関処理器に入力され るPN符号のタイミングを調整することにより、FHT 10 の時分割使用を行う実施例を与えるものである。

【0082】次にこの動作をタイミング図を用いて説明 する。図13は図12の動作を説明するためのタイミン グ図である。同図(a)、(b)、(c)、(d)はそ れぞれ相関処理器112、110、108、106にお ける受信データとPN符号のタイミング関係を示してい る。即ち、同一タイミングの受信データに対し、シフト レジスタ156、158により、PN符号のタイミング をシフトさせて相関処理を行う。しかし、PN符号を基 準に考えれば、シリアルパラレル変換器に入力されるタ 20 イミングが既に調整されることになり、パラレルデータ が確定する時間も (a)、(b)、(c)、(d)の順 に1チップずつシフトしている。従って、ゲート信号を この確定タイミングに対応させることによりFHTの時 分割使用が可能となる。同図(1)、(2)、(3)、 (4) は (a)、(b)、(c)、(d) をFHTによ り相関値を求める際のタイミング関係を示している。 【0083】なお、タイミング調整手段によって得られ る受信データと、PN符号、ウオルッシュ関数チップと のタイミング関係は、図11では右にシフト、図13で 30 は左にシフトしているが、相対関係さえ把握しておけ

【0084】次に実施例7及び実施例8で用いられた相 関処理器の詳細を説明する。図14は、この発明におけ る相関処理器の詳細な構成を示す図である。任意のウオ ルッシュ関数系列をW'、同相軸、直交軸のPN符号を それぞれ PN_I '、 PN_Q 'とすれば、送信信号の複素 信号表現は、W'・(PNI'+jPNQ')となる。 送受搬送波間の位相差をφとすれば、アナログレシーバ で処理された受信信号は送信信号に、

ば、サーチャーレシーバとしては同一の機能を実現でき

 $e \times p (j \phi) = c \circ s \phi + j \circ i \circ n \phi$ が乗積されることになり、rI、rQ はそれぞれ、乗積 結果の実数成分、虚数成分であるから、

 $r_I = W' \cdot (PN_I' \cos \phi - PN_Q' \sin \phi)$ $r_Q = W' \cdot (PN_I' s i n \phi + PN_Q' s i n \phi)$ となる。タイミングの不一致を示すために受信側のPN 符号をPNI"、PNQ"とすれば、同図の構成に従っ て得られる加算器1065、1066の出力は、それぞ

29

 $2W' \cdot (PN_{I} ' PN_{I} " + PN_{Q} ' PN_{Q} ") cos \phi$ $2W' \cdot (PN_{I} ' PN_{I} " + PN_{Q} ' PN_{Q} ") sin \phi$

となる。なお、ここではPNI 'PNg "とPNI "PNg "のクロスタームは相関が平均的にゼロになることを前提に省略している。送信側のPNと受信側のPNのタイミングが一致すれば、PN符号による拡散変調が解け、所望の特性が得られ、一致しなければ、それぞれの相関特性に応じた相関値が出力されることになる。同図における1067、1068はアキュムレータであり、PN4チップがウオルッシュ1チップに対応するため、例えばシリアルパラレル変換器1069、1070と加算器1071、1072により構成される。

【0085】以上に示したように、図9の実施例においては、観測時間中の異なるタイミングで到来する到来波の受信電力を捕捉、モニタ(スキャン)するために、FHTが本来4つ必要であったものをタイミングを調整することにより、FHTを時分割で使用するようにしたので、ハードウエア規模の縮小化が実現されている。なお、この実施例においては、図10、図12におけるタイミング調整手段に用いたシフトレジスタの段数は最高で4段の場合について示したが、シフトレジスタの段数で4段の場合について示したが、シフトレジスタの段数を増大させることにより、容易に観測時間の増大化も可能である。その場合には、FHTの時分割使用によるハードウエア規模は更に縮小されることになる。

【0086】実施例9.

この発明のスペクトル拡散信号の受信機でのサーチャーレシーバの他の実施例を図15により説明する。図9ではサーチ処理回路10の全出力を加算回路12にて合成した後、巡回加算器14へ入力する構成であったのに対し、図9では、判定帰還型サーチ処理回路によって、別に設けられた、送信シンボル判定手段によって判定されたシンボル番号(ウオルッシュ関数番号)が帰還される。この帰還信号によって、サーチ処理回路では、64の相関値強度から、1つだけを選択し巡回加算器へ入力する。

【0087】図16は図15の判定帰還型サーチ処理回路20の詳細な一実施例を示している。図16において、相関処理器、シフトレジスタによるタイミング調整手段、シリアルパラレル変換は図10と同一であり、相関処理されたパラレルデータが調整されたタイミングに応じてシリアルパラレル変換器出力となる。そしてこれらの出力は、遅延およびゲート回路202、204にそれぞれ入力される。遅延及びゲート回路202、204では、別の送信シンボル判定手段によって送信シンボルが判定されるまでの間パラレルデータを遅延させ、送信シンボルが判定される(ウオルッシュ関数番号が帰還シンボルが判定される(ウオルッシュ関数番号が帰還される)と、調整されたタイミングに応じてパラレルデータをFHT150、152では、セレクタ206、208へ計算された全送信候補シンボルの相関値を

それぞれ出力する。セレクタ206、208はFHT150、152の出力のうち、判定帰還されたウオルッシュ関数番号(送信シンボル)に関する相関値のみを選択し、相関値強度計算回路210に出力する。相関値強度計算回路210はセレクタ206、208から与えられる相関値の例えば2乗和を計算して、判定帰還型サーチ処理回路20の出力として、判定されたシンボルに関する異なるタイミングでの相関値を順次出力する。

【0088】実施例10.

この発明のサーチャーレシーバの他の実施例を図17により説明する。図17は図16とタイミング調整手段の実現方法が異なるが、その他の動作は同一である。ウオルッシュ関数番号が帰還されるまでの間パラレルデータを遅延させておく以外のタイミング調整方法は、図12と同一である。

【0089】なお、通信の開始時に、初期のタイミング 推定をより確実なものとするために、既知信号をプリア 20 ンブルとして送信することがなされる場合がある。この ような場合には、図15におけるサーチャーレシーバに おいても、帰還信号を入力せず、既知信号に対応した送 信シンボル番号をコントロールプロセッサから入力する ことにより、より確実な捕捉特性を実現できる。

【0090】実施例11.

この発明のスペクトル拡散信号の受信機でのディジタルデータレシーバの一実施例図18にを示す。ディジタルデータレシーバはタイミング追尾手段と、相関値強度計算手段を有している。即ち、図9または図15に示されているタイミング制御部18より与えられた捕捉タイミングについて、タイミング追尾を行い受信信号とPN符号ならびにウオルッシュ関数との相関値を計算する。

【0091】図18において、ディジタルデータレシー バは、ベースバンド複素受信信号 r I 、 r Q を入力と し、PN符号、ウオルッシュ関数との相関を計算し相関 値強度を出力する相関処理器302と、シリアルパラレ ル変換器322、324と、FHT342、344と、 相関値強度計算回路362から構成される。まず、相関 処理器302においてと、拡散符号PNI、PNQを解 40 くための相関処理が行われ、PN4チップ分をアキュム レートした信号を相関処理された受信信号として出力す る。相関処理器302の構成は図14と同一であり、c o s φを有する成分と s i n φを有する成分の2つが出 力される。この出力は、例えば、シリアルパラレル変換 器322、324において64の相関処理されたパラレ ルデータとなり、FHT342、344にそれぞれ出力 される。そして、FHTではそれぞれのパラレルデータ とウオルッシュ関数との相関値を計算する。例えば、F HT342ではcosφを有する成分との相関値を計算 50 し、FHT344ではsinφを有する成分との相関値

を計算する。FHT342、344の出力は相関値強度 計算回路362に出力され、同一の送信候補シンボルに 関する相関値毎に例えば2乗和が計算され、送受搬送波 間の位相差φの影響を取り除いた、64の相関値電力を 総合の相関値強度として出力する。相関処理器及びFH Tでの処理タイミングと受信データとのタイミングがー 致していれば、ウオルッシュ関数の直交性から、送信さ れたウオルッシュ関数番号の相関値のみが受信レベルに 応じた値を有し、その他の相関値はゼロとなる。別のタ イミングで到来する信号との相関、あるいは雑音の影響 などにより、どの相関値もなんらかの値を有することに なるが、これらの相関値強度から、直接、あるいはダイ バーシチ合成後、送信シンボル判定手段により、最大の 相関値を有するウオルッシュ関数番号を送信されたシン ボルと判断し、対応する6ビットのデータを送信データ として復調する。

【0092】一方ベースバンド複素受信信号rI、rQ は相関処理器304、306にも入力される。そして、 PN符号の符号位相を調整するシフトレジスタ318、 320により、相関処理器302に入力されるPN符号 よりΔチップ分の符号位相(タイミング)差を有するP N符号が得られる。このうち、正の符号位相差を有する PN_I(Δ) '、PN_Q(Δ) 'が相関処理器304に、 また、負の符号位相差を有する PN_I $(-\Delta)$ 、 PN_Q $(-\Delta)$ が相関処理器306に、それぞれ入力され相 関処理される。通常Δの値は1チップあるいは、0.5 チップ程度がよく用いられる。Δが1チップの時は、シ フトレジスタ318、320はPN符号と同一速度のク ロックでPN符号シフトさせればよく、0.5チップの 時はPN符号の倍の速度のクロックでPN符号をシフト させればよい。相関処理器304の2つの出力はシリア ルパラレル変換器326、328でそれぞれパラレルデ ータに変換され、相関処理器306の出力はシリアルパ ラレル変換器330、332に出力される。それぞれの パラレルデータは遅延回路334、336、338、3 40で、相関値強度計算回路が出力したデータをもとに 他の送信シンボル判定手段によって送信シンボルが判定 されるまでの間、データを遅延させる。送信シンボルが 判定され、ウオルッシュ関数番号が帰還されると遅延回 路出力は、FHT346、348、350、352で、 相関処理されたPN符号のタイミングとそれぞれ同期し たタイミングでウオルッシュ関数との相関値が計算され る。そして、計算された64の相関値のうち、判定され たウオルッシュ関数番号に対応した相関値のみが、セレ クタ354、356、358、360により選択され、 相関値強度計算回路364、366で、符号位相差を有 する場合の総合の相関値電力が計算される。

【0093】そして、加算器368で相関値強度計算回 即ち、ウオルッシュ関数番号が判定されると、判定され路364、366の出力の差をとり、ループフィルタ3 たウオルッシュ関数番号に対応する判定シンボル系列70で平均化を行い、ループフィルタ出力370の値に 50 を、ウオルッシュ関数発生器410で発生させる。ウオ

応じてVCO372のクロック周波数を制御し、制御されたクロック周波数により、PN発生器308、310、312を制御することにより、タイミング追尾が実行される。また、PN発生器308、310、312はコントロールプロセッサ16との信号入出力があり、コントロールプロセッサより与えられる捕捉タイミングにまず符号位相を調整したり、コントロールプロセッサ16へ現在の追尾タイミングを与えることにより、コントロールプロセッサはサーチャーレシーバからの信号とともに、タイミングの制御を行う。

【0094】なお、以上の実施例においては、相関処理されたデータのFHTへの入力をシリアルパラレル変換器により、パラレル変換された形で与える場合について示したが、FHTへ入力される部分にシフトレジスタを設けて、シリアルのまま入力することも可能である。データ復調、タイミング追尾では、受信信号のタイミング、若干の符号位相差を有するタイミングにおける相関値さえ得られれば、以上に説明したのと同様な動作が得られるので、相関を取るべきデータタイミングにおいてのみ相関値を計算するようにすれば、処理量を減らすことができ、その結果、低消費電力化を図ることも可能である。データタイミング毎に1度の処理で良い。

【0095】実施例12.

この発明のディジタルデータレシーバの他の実施例を図 19に示す。図19の実施例では、送信シンボル判定な らびに、タイミング追尾に必要な相関値は、受信信号の タイミング、正ならびに負の符号位相差を有するタイミ ングにおける相関値なので、相関処理器302、30 4、306にて相関処理されたデータをタイミング調整 30 手段によりタイミング調整を行い、FHTを時分割で使 用することが可能である。図19では、パラレルデータ のうちcosoを有する成分でFHTの時分割使用を行 い、 s i n φを有する成分でFHTを時分割使用する例 を示している。タイミング調整手段としては、遅延回路 334、336、338、340とゲート回路374、 376、及び、ゲート回路382、384を用いて構成 している。遅延回路における遅延時間D1、D2 はウオ ルッシュ関数番号が帰還されるまで、あるいはそれ以上 の適当な時間に設定される。また、ゲート回路374、 376は好ましい時間にFHTで入力信号とウオルッシ 40 ュ関数の相関をとるよう制御され、ゲート回路382、 384はデータ復調をする系とタイミング追尾する系に それぞれの信号を振り分けるように動作する。

【0096】実施例13.

この発明の更に他の構成によるディジタルデータレシーバの実施例を図20に示す。この実施例の構成は、タイミング追尾系の部分にFHTを使用しない構成である。即ち、ウオルッシュ関数番号が判定されると、判定されたウオルッシュ関数番号に対応する判定シンボル系列を、ウオルッシュ関数発生器410で発生させる。ウオ

ルッシュ関数発生器は、例えば、ROM等に書き込まれ た系列を読み込んでもよいし、関数番号を与えることに より、対応するシンボル系列を発生させる逆アダマール 変換の処理を行うハードウエア、あるいはソフトウエア 等の構成が考えられる。この出力を、シフトレジスタ3 18、320と同様にタイミング調整を行うシフトレジ スタ412に入れ、更に、相関処理に用いられたのと同 期したタイミング関係で、相関処理器出力と判定シンボ ル系列との乗積と積分操作を、それぞれ乗算器414、 416、418、420、及び、積分放電回路415、 417、419、421で行う。こうして、受信信号と 判定シンボルに関する相関値が計算できる。遅延回路 4 02、404、406、408はウオルッシュ関数番号 が判定され帰還されるまでの間、相関処理されたデータ を遅延させる機能を有している。FHTはパラレルデー タに対して全送信候補シンボルに関する相関値を計算す るが、この実施例では、シリアルデータに順次シンボル 系列との乗積、ならびに積分操作を行うためハードウエ ア構成も簡単で、シリアルパラレル変換器も不要とな り、回路の小型化がはかれる。

[0097]

【発明の効果】以上説明したように、この発明によるスペクトル拡散信号の受信機によれば、異なるタイミングでPN符号との相関処理を行った受信信号に対して、タイミング調整手段を設けてFHTを時分割使用し、異なるタイミングに応じたタイミングで全送信候補シンボルとの相関値をもとめるため、回路規模の小型化ができる効果がある。また、サーチャーレシーバにおいて、FHT出力の全送信候補シンボルの相関値を別の送信シンボル判定手段において送信シンボルが判定されるまでの間遅延させ、判定された送信シンボルの相関値のみを選択し、選択された信号を用いてタイミング捕捉をおこなうので、不要な雑音を効果的に除去できる効果がある。

【0098】また、ディジタルデータレシーバにおけるタイミング追尾手段においても、FHT出力の全送信候補シンボルに対する相関値の中から、判定されたシンボルに関する相関値のみを選択し、選択された信号に対してタイミング追尾を行うので、不要な雑音を効果的に除去できる効果がある。また、判定シンボル系列を発生させ、受信信号と正、負の位相差を有する相関特性を求めてタイミング追尾を行う場合には、FHTならびにFHT入力データを処理するシリアルパラレル変換器が不要になるので、回路規模を小さく出来る効果もある。

【0099】更に、受信特性が効果的に改善されたダイバーシチ合成後の相関値強度から、送信シンボルを判定し、サーチャーレシーバ、ディジタルデータレシーバへ帰還するので、誤ったシンボルの相関値を選択する確率を低減し、捕捉特性、追尾特性が向上する効果がある。

【図面の簡単な説明】

【図1】実施例に係るサーチャーレシーバの全体構成を 50

示すブロック図である。

【図2】他の実施例に係る<u>サーチャーレシーバ</u>の全体構成を示すブロック図である。

【図3】サーチ処理回路の構成を示すブロック図である。

【図4】相関処理器の構成を示すブロック図である。

【図5】ディジタルデータレシーバの構成を示すブロック図である。

【図 6 】 ディジタルデータレシーバの他の構成を示すブ 10 ロック図である。

【図7】 ディジタルデータレシーバの更に他の構成を示すブロック図である。

【図8】ダイバシティ受信器の構成を示すブロック図である。

【図9】この発明の一実施例によるサーチャーレシーバ の全体構成ブロック図である。

【図10】図9のサーチ処理回路の構成図である。

【図11】図10のサーチ処理回路のタイミング関係を 説明するタイミング図である。

20 【図12】サーチ処理回路の他の構成図である。

【図13】図12のサーチ処理回路のタイミング関係を 説明するタイミング図である。

【図14】相関処理器の構成図である。

【図15】この発明の一実施例による判定帰還型のサーチャーレシーバの全体構成ブロック図である。

【図16】図15の判定帰還型サーチ処理回路の構成図である。

【図17】判定帰還型サーチ処理回路の他の例を示す構成図である。

30 【図18】この発明の一実施例によるディジタルデータレシーバの構成図である。

【図19】ディジタルデータレシーバの他の実施例を示す構成図である。

【図20】この発明の一実施例によるディジタルデータレシーバの他の構成を示すブロック図である。

【図21】従来のスペクトル拡散信号の通信装置の全体 構成を示すブロック図である。

【図22】従来のスペクトル拡散信号の受信機のアナログレシーバ、ディイジタルデータレシーバの詳細な構成40を示すブロック図である。

【符号の説明】

10 サーチ処理回路

12 加算回路

14 巡回加算器

142 加算器

144 フレームメモリ

146 乗算器

16 コントロールプロセッサ

18 コントロールプロセッサ中のタイミング制御部

50 102, 104 シフトレジスタ

(18)

36

106, 108, 110, 112, 302, 304, 306 相関処理器

114,116 乗算器

118, 120, 122, 124, 126, 128 シフトレジスタ

130, 132, 134, 136, 138, 140, 1 42, 144, 322,

324, 328, 330, 332 シリアルパラレル変換器

146、148 ゲート回路

150, 152, 342, 344, 346, 348, 3

50, 352 FHT

154,362 相関値強度計算回路

156, 158 シフトレジスタ

1061, 1062, 1063, 1064 乗算器

1065, 1066 加算器

1067, 1068 アキュムレータ

1069, 1070 シリアルパラレル変換器

1071, 1072 加算器

20 判定帰還型サーチ処理回路

202, 204 遅延及びゲート回路

206, 208, 354, 356, 358, 360, 3

86,388 セレクタ

210, 364, 366, 390 相関値強度計算回路

334, 336, 338, 340 遅延回路

368 加算器

370 ループフィルタ

372 VCO

308, 310, 312 PN符号発生器

318, 320 シフトレジスタ

334, 336, 338, 340 遅延回路

374, 376, 382, 384 ゲート回路

402, 404, 406, 408 遅延回路

410 ウオルッシュ関数発生器

412 シフトレジスタ

414, 416, 418, 420 乗算器

415, 417, 429, 421 積分放電回路

1 a, 1 b, 1 c, 1 d サーチャーレシーバ

2 a, 2 b, 2 c, 2 d ディジタルデータレシーバ

50 ダイバーシチ合成回路

501, 502, 503, 504 乗算器

505, 506, 507, 508 ラッチ回路

509 加算器

510 最大値判定回路

10 511 デコーダ

64, 65, 66, 67 アナログレシーバ

610 サーチ処理回路

612 最大値判定部

622 遅延回路

624 セレクタ

626 巡回加算部

630,632 シフトレジスタ

634,636,638,640 相関処理器

642,644,646 シフトレジスタ

20 648,650,652,654 シリアル/パラレル

変換器

656 ゲート回路

658 FHT (高速アマダール変換器)

660, 662, 664, 666 乗算器

668,670,680 加算器

700,710,712 相関処理器

702, 714, 716 シリアル/パラレル変換器

704, 718, 720 FHT

722,724 遅延・選択回路

30 728 LF (ループフィルタ)


730 PNI 発生器

732 PNQ 発生器


734 PNU 発生器


740,742 シフトレジスタ

【図2】




【図1】







[図3]




[図4]







【図5】




【図6】




【図7】



【図8】




【図10】




.


【図12】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



【図20】



【図21】



[図22]

